Figure 9.20

FIG 9.20 - Four  Input Multiplexer

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Percobaan

6. Link Download

1. Pendahuluan[Kembali]

      Dalam dunia digital dan sistem logika, pengolahan serta pemilihan sinyal menjadi aspek penting dalam desain rangkaian elektronik. Salah satu komponen yang sangat vital dalam hal ini adalah multiplexer, khususnya Four-Input Multiplexer atau MUX 4:1. Komponen ini berfungsi untuk memilih satu dari empat masukan data digital berdasarkan kombinasi dua sinyal selektor, lalu meneruskan sinyal yang dipilih ke output. Dengan kata lain, multiplexer bertindak seperti saklar elektronik yang sangat efisien dan terprogram. Fungsinya yang sederhana namun penting ini membuat multiplexer banyak digunakan dalam berbagai aplikasi seperti komunikasi digital, pengolahan data, dan desain sistem tertanam (embedded systems).

           Pemahaman tentang Four-Input Multiplexer menjadi sangat penting bagi mahasiswa teknik elektro maupun bidang informatika karena merupakan dasar dari sistem logika terkontrol. Dalam praktiknya, multiplexer tidak hanya digunakan untuk pengalihan sinyal, tetapi juga berperan dalam proses pengkodean data, penghematan penggunaan jalur data, dan pembuatan sirkuit logika kompleks yang lebih efisien. Dengan mempelajari cara kerja dan implementasi multiplexer, pelajar dapat mengembangkan kemampuan dalam merancang sistem logika digital yang optimal, yang nantinya sangat berguna dalam dunia industri dan riset teknologi.

2. Tujuan[Kembali]

1.Memahami prinsip kerja dari Four-Input Multiplexer (MUX 4:1) dalam sistem logika digital.

2.Mengetahui cara kerja sinyal selektor dalam memilih salah satu dari empat input untuk diteruskan ke output.

3.Meningkatkan kemampuan dalam merancang dan mengimplementasikan rangkaian multiplexer menggunakan logika dasar.

4.Mengembangkan keterampilan analisis terhadap alur data dan kontrol sinyal dalam sistem digital.

5.Mampu mengaplikasikan multiplexer dalam berbagai sistem seperti komunikasi digital, pemrosesan data, dan kontrol perangkat

3. Alat dan Bahan[Kembali]

GERBANG AND

• Logicstate




Gambar 5 LogicState

DECODER

•  Inverter     

LOGIC PROBE

4. Dasar Teori[Kembali]

Multiplexer empat-masukan dapat dibentuk menggunakan prinsip dasar yang sama seperti pada multiplexer lainnya, seperti yang ditunjukkan pada Gambar 9-20(a). Di sini, empat masukan dipilih secara selektif untuk diteruskan ke output sesuai dengan empat kombinasi kemungkinan dari input seleksi $S_1{S}_0$. Setiap data masukan dikendalikan dengan kombinasi level input seleksi yang berbeda. Misalnya, $I_0$ dikendalikan dengan $\overline{S_1}\overline{S_0}$ sehingga $I_0$ akan melewati gerbang AND ke output $Z$ hanya ketika $S_1=0$ dan $S_0=0$. Tabel dalam gambar memberikan output untuk tiga kode seleksi input lainnya.

Sirkuit lain yang memiliki fungsi yang sama dapat dilihat pada Gambar 9-20(b). Pendekatan ini menggunakan buffer tristate untuk memilih salah satu sinyal. Decoder memastikan bahwa hanya satu buffer yang diaktifkan pada satu waktu. $S_1$ dan $S_0$ digunakan untuk menentukan sinyal input mana yang diizinkan melewati buffer dan sampai ke output.

3536

Multiplexer dengan 2, 4, 8, dan 16 input tersedia secara umum dalam keluarga logika TTL dan CMOS. IC dasar ini dapat dikombinasikan untuk membuat multiplexer dengan jumlah input yang lebih besar.

Multiplexer adalah komponen digital yang berfungsi sebagai saklar multi-input yang dapat memilih satu dari beberapa sinyal input untuk diteruskan ke output berdasarkan sinyal kendali. Multiplexer banyak digunakan dalam sistem komunikasi, komputer, dan pengendali digital karena kemampuannya untuk menghemat jalur sinyal dan menyederhanakan desain rangkaian.

Multiplexer empat-masukan (4:1 MUX) memiliki empat jalur input data, dua jalur input seleksi, dan satu output. Input seleksi digunakan untuk menentukan input mana yang akan dilewatkan ke output. Prinsip kerja multiplexer ini didasarkan pada kombinasi logika dari input seleksi yang mengaktifkan satu jalur input tertentu, baik melalui gerbang logika maupun buffer tristate.

Soal

Example

Pertanyaan: Dalam rangkaian Multiplexer 2:1 pada gambar (Figure 9.19), jelaskan bagaimana sinyal S (Select Input) menentukan output Z jika I0=1 dan I1=0.

Jawaban: Multiplexer 2:1 menggunakan pin S sebagai pengendali utama.

1. Jika S=0, gerbang AND bawah (U1) akan aktif karena menerima input 1 dari gerbang NOT, sehingga sinyal I0 diteruskan ke gerbang OR. Output Z akan bernilai 1.

2. Jika S=1, gerbang AND atas (U4) akan aktif, sehingga sinyal I1 diteruskan ke gerbang OR. Output Z akan bernilai 0. Pada kasus I0=1 dan I1=0, jika S diatur ke 0, maka Z=1. Jika S diatur ke 1, maka Z=0.

Problem

Problem: Perhatikan rangkaian "Sum of Product" pada gambar pertama. Jika S1=0 dan S0=1, manakah dari input I0, I1, I2, atau I3 yang akan diteruskan ke output Z?

Jawaban: Jika S1=0 dan S0=1, maka rangkaian logika tersebut secara selektif akan mengaktifkan gerbang AND yang terhubung dengan kombinasi input tersebut. Dalam struktur SOP 4:1 MUX ini, kombinasi S1=0 dan S0=1 akan mengaktifkan jalur yang meneruskan input I1 ke output Z melalui gerbang OR.

Mengapa rangkaian ini disebut "Sum of Product"? Jawaban: Rangkaian ini disebut "Sum of Product" karena terdiri dari dua tahap logika:

1. Tahap Product: Beberapa gerbang AND yang mengalikan input data dengan variabel selektor (S).

2. Tahap Sum: Gerbang OR yang menjumlahkan (meng-OR-kan) hasil dari semua gerbang AND tersebut menjadi satu output akhir Z. Ini adalah implementasi langsung dari fungsi boolean standar.

Pilihan Ganda

Apa kesamaan fungsi antara rangkaian Multiplexer 2:1 dan rangkaian "Sum of Product" 4:1 pada gambar di atas?

A. Keduanya berfungsi untuk menyimpan data bit secara permanen. B. Keduanya berfungsi sebagai pemilih data (data selector) berdasarkan input kendali. C. Keduanya menggunakan gerbang NOT untuk memperkuat arus output. D. Keduanya hanya bisa beroperasi dengan input bernilai 0.

(Kunci jawaban: B)

5. Percobaan[Kembali]

Rangkaian simulasi [kembali]

Rangkaian yang ditunjukkan pada Gambar FIG 9.19 merupakan implementasi dari multiplexer dua-input (2:1 MUX) yang memiliki dua masukan data, yaitu $I_0$ dan $I_1$, serta satu sinyal selektor $S$. Prinsip dasar dari multiplexer ini adalah memilih salah satu dari dua sinyal input untuk diteruskan ke output, tergantung pada nilai logika dari selektor. Rangkaian ini menggunakan dua gerbang AND (U1 dan U2), satu gerbang NOT (U4:A), dan satu gerbang OR (U3). Ketika sinyal selektor $S=0$, maka keluaran dari inverter akan menjadi logika 1, sehingga input $I_0$ akan dikalikan dengan logika 1 melalui gerbang AND U1, dan hasilnya diteruskan ke output melalui gerbang OR. Sebaliknya, jika $S=1$, maka inverter akan menghasilkan logika 0, sehingga U1 akan menghasilkan 0, dan hanya sinyal $I_1$ yang diteruskan melalui gerbang AND U2 dan kemudian ke output melalui gerbang OR. Dengan demikian, keluaran Z akan mengikuti $I_0$ ketika $S=0$, dan akan mengikuti $I_1$ ketika $S=1$. Logika ini secara matematis dirumuskan sebagai $Z=I_0\cdot \bar{S}+I_1\cdot S$. Rangkaian ini menunjukkan fungsi dasar dari multiplexer dan banyak digunakan dalam sistem digital untuk memilih jalur data atau sinyal berdasarkan kontrol tertentu.

6. Link Download[Kembali]

      Download Rangkaian [unduh]

      Datasheet Gerbang AND [unduh]

      Datasheet Gerbang NAND [unduh]

      Datasheet Gerbang NOT [unduh]

      Datasheet LOGIC RPOBE [unduh]

      Datasheet LOGIC TOGGLE[unduh]

      Datasheet OR  [unduh]

      RANGKAIAN [unduh]